Biblioteca Digital da UEM: Sistema Nou-Rau
Pgina Principal  Portugus   English  Español   Aumentar Texto  Texto Normal  Diminuir Texto
  Principal | Apresentao | Objetivos | Instrues Autores | Estatsticas | Outras Bibliotecas Digitais
  Sistema Integrado de Bibliotecas - SIB / UEM
Entrar | acessos | verso 1.1  
ndice
Pgina principal
Documentos
Novidades
Usurios

Aes
Consultar
Procurar
Exibir estatsticas

Procurar por:
Procura avanada

Dvidas e sugestes


Consultar: Programa de Ps-Graduao em Cincia da Computao

Incio > Dissertaes e Teses > Cincias Exatas e da Terra > Cincia da Computao > Programa de Ps-Graduao em Cincia da Computao

Ttulo [PT]: Anlise e simulao de topologias de redes em chip
Autor(es): Nelson Antonio Gonalves Junior
Palavras-chave [PT]:

Redes em chip (Cincia da Computao). Anlise e simulao. Topologia de redes em chip (Cincia da Computao). Brasil.
rea de concentrao: Cincia da Computao
Titulao: Mestre em Cincia da Computao
Banca:
Joo Angelo Martini [Orientador] - UEM
Ronaldo Augusto de Lara Gonalves - UEM
Marcos Antonio Cavenaghi - UNESP
Resumo:
Resumo: Os avanos nos processos de fabricao de chips tm permitido um constante aumento na quantidade de transistores integrados em uma mesma pastilha de silcio, possibilitando a associao de todos os componentes de um computador em um nico chip. So os chamados Sistemas em Chip, cuja complexidade vem aumentando frequentemente com a integrao de diversos componentes, como mais ncleos de processamento. A comunicao entre esses componentes pode ser realizada atravs de canais ponto-a-ponto dedicados, mais eficientes, porm com custos maiores, ou atravs de canais multiponto, denominados barramentos, com custos menores, todavia com desempenho inferior. Nos prximos anos, os sistemas em chip tendem a ficar to complexos, com centenas de ncleos de processamento, que tais arquiteturas de comunicao se tornaro obsoletas. Nesse sentido importante a investigao de novas tcnicas de comunicao em chip para que esta no se torne um gargalo no desempenho de sistemas em chip. Uma abordagem muito discutida atualmente para garantir essa comunicao a utilizao de redes em chip, que mantm chaves roteadoras para direcionar os pacotes de dados para seus respectivos destinos e so interligadas de acordo com determinada topologia. Nesse contexto, o presente trabalho busca investigar redes em chip, analisando e comparando o desempenho de tais redes com as topologias Anel, Spidergon, Grelha, Cubo Expresso e Toride, a fim de mostrar o impacto que a topologia pode ter no desempenho e custo final de uma rede intrachip. Um algoritmo de roteamento semidinmico para redes Toride tambm apresentado, aproveitando a caracterstica da topologia de possuir mais de um caminho mnimo entre um par de nodos.

Abstract: The advance in chips manufacturing have allowed a constant increase in the number of transistors integrated into a single chip. This allows the combination of the components of a computer on a single chip, introducing the Systems on Chip, whose complexity is often increasing with the integration of several components, like processing cores. The communication between these components can be achieved by point-to-point channels, which are more efficient but more expensive, or through multi-point channels, called bus, which are cheaper, but have lower performance. In the upcoming years, the systems on chip tend to be so complex, with hundreds of processing cores, that these communication architectures will become obsolete. Thus it is important to investigate new paradigms of communication so that the message exchange does not become a bottleneck in the performance of systems on chip. An approach which is discussed nowadays is the use of networks on chip, which keep switches to router data packets to their destination and are interconnected according to a specific topology. In this context, this study aims to investigate such networks, analyzing and comparing the performance of networks on chip with Ring, Spidergon, Mesh, Cube Express and Torus topologies, to show the impact that the topology may have on performance and final cost of a network on chip. A semi dynamic routing algorithm for Torus topologies is also introduced.
Data da defesa: 01/03/2010
Cdigo: vtls000177784
Informaes adicionais:
Idioma: Portugus
Data de Publicao: 2010
Local de Publicao: Maring, PR
Orientador: Prof. Dr. Joo Angelo Martini
Instituio: Universidade Estadual de Maring . Departamento de Informtica
Nvel: Dissertao (mestrado em Cincia da Computao)/
UEM: Programa de Ps-Graduao em Cincia da Computao

Responsavel: beth
Categoria: Aplicao
Formato: Documento PDF
Arquivo: tese-nelson-versao-entregue-pos-correcoes-impresso-fim.pdf
Tamanho: 4117 Kb (4215901 bytes)
Criado: 20-05-2010 16:52
Atualizado: 20-05-2010 16:55
Visitas: 987
Downloads: 18

[Visualizar]  [Download]

Todo material disponvel neste sistema de propriedade e responsabilidade de seus autores.